Основные характеристики описанных типов DRAM приведены в табл.1. Обратим внимание на то, что спецификация (последний элемент обозначения микросхем или модулей) для асинхронной памяти указывает время доступа в единицах или десятках наносекунд, в то время как для SDRAM она указывает длительность цикла. Время доступа ТRAC измеряется от начала операции чтения (спада RAS#) до появления достоверных данных на выходе. Длительность цикла CAS определяет период поступления очередных данных на выходные шины в середине пакетного цикла. Максимальная частота определяется как частота системной шины, при которой число тактов на цикл не превышает значений, провозглашенных оптимальными для данного типа памяти. Поскольку она определяется не только собственно микросхемами памяти, но и задержками окружающих ее элементов (коммутирующих элементов чипсета, внешних буферов), длины проводников, емкостной нагрузки на шины (зависящей и от количества посадочных мест и установленных элементов памяти), в реальных системных платах возможны и иные соотношения. Например, плата на чипсете 82430-ТХ позволяет на частоте шины 66,6 МГц использовать EDO DRAM 60 нс циклом 5-2-2-2.
Таблица 1. Основные характеристики распространенных типов DRAM
|
FPM |
EDO |
BEDO |
SDRAM | |
|
Спецификация |
-5, -6, -7 |
-5,-6. -7 |
-5,-6, -7 |
-10,-12,-15 |
|
Время доступа (TRAC), нс |
50, 60, 70 |
50, 60, 70 |
50, 60, 70 |
50, 60,70 |
|
Длительность цикла CAS, нс |
30,35,40 |
20,25,30 |
15, 16,6, 20 |
10, 12,15 |
|
Максимальная частота при пакетном цикле чтения, МГц |
66, 50, 40 5-3-3-3 |
66, 50, 40 5-2-2-2 |
66,60,50 5-1-1-1 |
100,80, 66 5-1-1-1 |
Время доступа и длительность первого цикла чтения у всех четырех типов DRAM одинаковы, существенная разница наблюдается в последующих трех циклах. Если чипсет способен генерировать обращения к памяти в смежных циклах (back-to-back) в режиме страничного обмена, то выигрыш в производительности будет еще более значительным (вместо двух циклов 5-1-1-1 и 5-1-1-1 будет один 5-1-1-1-1-1-1-1}.
Динамической памяти с действительно произвольным доступом, выполняемым с частотой 66 МГц, нет, для этого требуется память со временем доступа 15 нс, что пока недостижимо. В настоящее время наибольшее распространение имеет память EDO, но при переходе на высокие частоты системной шины ожидается вытеснение этой памяти микросхемами SDRAM. Память BEDO является промежуточным шагом, поскольку она эффективна только до частоты 66 МГц.
